Skip to content Skip to footer

Gen2シリアルラピッドと低コスト、低電力FPGA

ワイヤレス、ワイヤーライン、医療/イメージング処理などのアプリケーションの帯域幅要件は、デザイナーを成長させ続けており、必要なリアルタイムの信号処理機能を提供するために必要なツールセットに依存しています。
DSPおよびネットワーク処理ユニット(NPU)デバイスは、Gen2 Serial Rapidio(SRIO)をサポートする低コストの低電力FPGAと組み合わせて、高速処理、急速に増加する加入者ベース、コストとコストや電力制限。
詳細については、このホワイトペーパーをダウンロードしてください。

もっと知る

このフォームを送信することにより、あなたは同意します Lattice Semiconductor Corporation あなたに連絡することによって マーケティング関連の電子メールまたは電話。いつでも退会できます。 Lattice Semiconductor Corporation ウェブサイトと 通信には、独自のプライバシー ポリシーが適用されます。

このリソースをリクエストすることにより、利用規約に同意したことになります。すべてのデータは 私たちによって保護された プライバシーポリシー.さらに質問がある場合は、メールでお問い合わせください dataprotection@techpublishhub.com

関連カテゴリ: , ,

digital route logo
ラング: ENG
タイプ: Whitepaper 長さ: 6ページ

からのその他のリソース Lattice Semiconductor Corporation